0416-3985101
中文|English
網站首頁 關于我們
資質榮譽
產品展示
成功案例
行業動態
工程業績
在線留言
聯系我們

行業動態

當前位置:首頁>行業動態

硅化鈦場板的工藝條件與特性研究 

發布時間:2023/08/16

  要: 場板的制備工藝與特性研究對提高RF LDMOS大功率器件的可靠性與耐高壓性有重要意義。文中制備了一種“Si襯底 -SiO?-多晶一硅化鈦-金屬”結構的場板,分析了其工藝條件對特性的影響,并優化其工藝條件。實驗表明:PESiO?200nm的多晶介質層具有較好的BT CV穩定性,多晶注入后退火溫度與硅化鈦退火溫度的提高不利于場板電阻與平帶電壓的穩定性。優化后的工藝條件下,該場板結構具有較好的可靠性與耐高壓性。

關鍵詞: 硅化鈦;場板; CV 特性;穩定性

中圖分類號: TN305.6     文獻標識碼: A     文章編號:1681-1070(2013)10-0033-03

 

A Study on Process Conditions and Properties of TiSi Field Plate

XU Shuai, XU Zheng, WU Xiaodong

(China Electronics Technology Group Corporation No.58 Research Institute, Wuxi 214035, China)

 

Abstract: The study of process and property of filed plate on the reliability and high voltage resistance of high power RF LDMOS device is significant. In this paper, a field plate with the structure of"Si-SiO?-POLY-  TiSi-Metal"was fabricated, the effects of process conditions on properties of field plate were analyzed, and  the process conditions were optimized. The experiment results show that, dielectric of PESIO? with 200 nm  poly have better BT CV stability, the raising of annealing temperature after poly implantation and TiSi can  weaken the stability of resistance and flat belt voltage. The field plate fabricated in the optimized process  conditions has excellent reliability and high voltage resistance.

              Key words: TiSi; field plate; CV property; stability

1  引 言

 

LDMOS(Lateral Double-diffused MOSFET)因其理想的開關特性和較高的擊穿電壓,被廣泛地應用于P、L、S波段的功率器件中[。場板是高壓LDMOS設計中常用的一種終端技術,LDMOS加場板的目的主要是為了提高器件的擊穿電壓和降低反饋電容。在PN 結上的場氧化層制備一個場極板結構,場極板產生垂直于表面的電場分布,和漏端產生的電場一起作用,改變曲面部分徑向分布的電力線,從而減小了曲面部分的電力線密度,降低了PN 結曲面部分的峰值電場強度,進而達到提高耐壓的目的[23]。

類似于LDMOS的漂移區,場板對其結構以及工藝參數也非常靈敏。研究場板結構的特性以及優化其工藝參數,對提高LDMOS器件的可靠性以及耐高壓性都具有極其重要的意義。本文研究了一種硅化鈦場板結構的特性,并對工藝參數進行了研究與優化。


2  不同工藝條件下場板特性的研究

 

本文采用的場板電容結構為Si襯底-SiO?-多晶-硅化鈦-金屬。針對該結構的特點,分析其不工藝條件下電容特性、BT CV特性、電阻特性的變化,可以更深入地了解該場板結構的內部性質,從而對工藝進行條件優化,達到產品設計的需求。

2.1 SiO2層制備工藝、多晶層厚度對場板CV 特性的影響

2.1.1 樣品制備

采用N<100> 5-9Ω ·cm為襯底材料片,分別采用LPCVD與PECVD進行100nm的SiO?淀積,再完成40nm與200nm的LPCVD多晶硅淀積;然后再用PVD淀積金屬Ti,金屬Ti在RTP退火后生成硅化鈦;再完成Al-Si-Cu的金屬淀積并刻蝕出測試圖形,最后在氧化爐進行N?/H,退火。

2.1.2 測試方法

樣品制備完成后,使用CV測試儀測試其BT CV 特性,溫度偏壓為250℃,掃描電壓為-4~3V,測試頻率為1MHz。

2.1.3 結果與分析

  相同測試條件下,樣品c(PESiO?+200nm多晶)所對應的BT CV曲線在積累區與反型區均變化平穩,圖形較好,因此“Si襯底-PESiO?-200nm多晶-硅化鈦-金屬”的結構更穩定。


2.2 多晶摻雜退火工藝、硅化鈦退火工藝對場板特性的影響

2.2.1 樣品制備

采用N<100>5-92·cm為襯底材料片,采用

PECVD淀積200nm的SiO?,再完成200nm的LPCVD多晶硅淀積并注入P進行多晶注入摻雜,多晶注入摻雜后進行RTP退火激活雜質;然后再用PVD淀積金屬Ti并在RTP退火后生成硅化鈦,生成硅化鈦后在RTP進行第二次退火,再完成Al-Si-Cu的金屬淀積并刻蝕出測試圖形,最后在氧化爐進行N/H,退火。

其中多晶注入后的RTP退火溫度從900℃至1000℃設定不同溫度點。硅化鈦在RTP進行第二次退火的溫度從900℃至1000℃設定不同溫度點。

2.2.2 測試方法

在多晶注入退火并生成硅化鈦后、硅化鈦第二次退火后分別測試樣品的方塊電阻。

樣品制備完成后,逐場掃描讀90PF對應柵壓,測試樣品的平帶電壓。使用CV 測試儀測試其BT CV 特性,溫度為250℃,偏壓為±35V,掃描電壓為-10~10V,測試頻率為1MHz。使用KEITHLEY測試 其擊穿電壓,掃描電壓為0~180V。

隨著注入后退火溫度與硅化鈦退火溫度的升高,硅化鈦的方塊電阻與均勻性均有增大的趨勢,同時均在900~925℃范圍內電阻與均勻性變化平穩。溫度升高至950℃后,電阻的均勻性急劇增大,不利于工藝穩定,如硅化鈦后退火溫度為975℃時,電阻的均勻性高達13%。(a:注入后退火900℃+硅化鈦后退火900℃;b:注入后退火925℃+硅化鈦后退火900℃;c:注入后退火950℃+硅化鈦后退火900℃;d:注入后退火975℃+硅化鈦后退火925℃;e:注入后退火1000℃+硅化鈦后退火925℃)隨著退火溫度的增加,該結構平帶電壓與均勻性呈增大趨勢,其中條件a與條件b的平帶電壓均勻性與穩定性較好。

因此,多晶注入后退火溫度為900~925℃、硅化鈦后退火溫度為900℃的工藝條件下,硅化鈦場板的電阻與平帶電壓均有較好的均勻性,有利于器件的穩定。

2.3  硅化鈦場板工藝條件優化

綜上所述,優化后的“Si襯底-SiO?-多晶一硅化鈦-金屬”場板工藝條件如下:中間介質層為PESiO?與200nm多晶,多晶注入后退火溫度為900~925℃,硅化鈦后退火溫度為900℃。

在±35V的偏壓下,該場板結構的平帶漂移約為±0.4V,可以滿足產品的使用,且曲線平穩,具有較高的可靠性。

本實驗制備的200nm的PESiO?介質的擊穿電壓大于120V,具有較好的耐高壓性。因此,優化工藝條件下制備的場板結構均有較好的可靠性與耐高壓型。

3  結論

“Si襯底 -SiO?-多晶一硅化鈦-金屬”場板結構的制備工藝對其電容特性、電阻特性、BT CV特性等有較大的影響。中間介質層為PESiO,加200nm多晶條件下的BT CV具有較好的穩定性。多晶注入后退火溫度與硅化鈦退火溫度的提高不利于場板電阻的穩定性與平帶電壓的穩定性。優化后的工藝條件下,場板結構具有較好的可靠性與耐高壓性。

 

參考文獻:

[1]王靖琳,錢欽松,孫偉鋒.高壓SOI PLDMOS的寄生雙溝道特性分析及其改進結構[J]. 電 子 器 件 ,2009,32(1):31-34.

[2]孟堅.LDMOS  的可靠性和溫度特性研究[D].安徽大學博 士學位論文,2007.1-26.

[3]劉磊,高珊,陳軍寧,等.高壓LDMOS場極板的分析與 設計[J].半導體技術,2006,31(10):782-786.

[4]孫智林,孫偉鋒,易揚波,等.LDMOSFET 漂移區參數 靈敏度分析[J].微電子學,2004,32(2):198-202.


 作者簡介:

   許  帥(1984一),男,湖北咸寧人,碩士研究生,主要研究方向為電子材料及器件,現為中國電子科技集團公司第58研究所工藝工程師,主要從事氧化擴散工藝工作。





在线a国产,亚洲国产精品二区久久,国产1区二区,亚洲国产激情一区二区三区